PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-352748

(43)Date of publication of application: 21.12.2001

(51)Int.Cl.

HO2M 1/08 H03K 17/08

H03K 17/56

(21)Application number: 2000-167415

(71)Applicant : DENSO CORP

(22)Date of filing:

05.06.2000

(72)Inventor: MATSUKI HIDEO


MIZUKOSHI MASATO

(54) GATE DRIVE CIRCUIT FOR SEMICONDUCTOR SWITCHING ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce a switching loss while suppressing occurrence of a current surge and a noise at a turning on time of an insulated gate type semiconductor switching element and to prolong a lifetime of the element.

SOLUTION: A control circuit 23 turns on a switching element 18 for turning on an IGBT 11 when the IGBT 11 is turned on based on a gate timing signal from a gate signal generator 24, outputs an onvoltage from a first output terminal 12a of a DC voltage source 12, lowers a level of the on-voltage from the first output terminal 12a thereafter when the gate voltage of the IGBT 11 for detecting a gate voltage detector 22 arrives at a first set value and further resets the level of the on-voltage to an original state when the gate voltage to be detected by the gate voltage detector 22 arrives at a second set value (> the first set value).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開 2 0 0 1 — 3 5 2 7 4 8 (P 2 0 0 1 — 3 5 2 7 4 8 A) (43)公開日 平成13年12月21日(2001, 12, 21)


					(10) 2202				
(51) Int. C I. ' H 0 2 M H 0 3 K	1/08 17/08 17/56	識別記	· ·		F I H 0 2 M H 0 3 K	1/08 17/08 17/56	A Z Z	5J055	:考)
	審査請求	未請求	請求項の数丨丨	OL			(全10	頁)	
(21) 出願番号	特願2000-167415 (P2000-167415)				(71) 出願人	株式会社デンソー			
(22) 出願日	平成12年6月5日 (2000. 6. 5)				(72) 発明者	番 松木 愛知!	県刈谷市昭和8 英夫 県刈谷市昭和8 ソー内		株式会社
					(72) 発明者	者 水越 愛知	正人 県刈谷市昭和 ソー内	町1丁目1番地	株式会社
					(74)代理。	人 1000	71135 士 佐藤 強		
								最	終頁に続く

(54) 【発明の名称】半導体スイッチング素子のケート駆動回路

(57)【要約】

【課題】 絶縁ゲート型半導体スイッチング素子のター ンオン時における電流サージ及びノイズの発生を抑制し つつ、スイッチング損失を低減すると共に、素子寿命を 延ばすこと。

【解決手段】 制御回路23は、ゲート信号発生回路2 4 からのゲートタイミング信号に基づいて I GBT 1 1 をオンさせるときには、ターンオン用スイッチング素子 18をオンさせると共に、直流電圧源12の第1の出力 端子l2aからオン電圧を出力し、その後にゲート電圧 検出回路22が検出するIGBT11のゲート電圧が第 |の設定値に達した時点で、第 | の出力端子 | 2 aから のオン電圧のレベルを低下させ、さらにその後において ゲート電圧検出回路22が検出するゲート電圧が第2の 設定値 (>第1の設定値) に達した時点で、オン電圧の レベルを元の状態に復帰させる。



【特許請求の範囲】

【請求項1】 絶縁ゲート型半導体スイッチング素子 (11)のためのゲート駆動回路において、

1

前記絶縁ゲート型半導体スイッチング素子(11)をタ ーンオンさせるときにオンされるターンオン用スイッチ ング素子(18)と、

前記絶縁ゲート型半導体スイッチング素子(11)をタ ーンオフさせるときにオンされるターンオフ用スイッチ ング素子(20)と、

前記絶縁ゲート型半導体スイッチング素子(11)のゲ 10 ート電極にオン電圧を供給するための第1の出力端子

(12a) 及び当該ゲート電極にオフ電圧を供給するた めの第2の出力端子(12b)を有し、少なくとも第1 の出力端子 (1 2 a) から出力されるオン電圧のレベル を変更可能に構成された直流電圧源(12)と、

前記ターンオン用スイッチング素子(18)がオンされ た状態で前記直流電圧源(12)の第1の出力端子(1 2 a) と前記絶縁ゲート型半導体スイッチング素子(! 1)のゲート電極との間に接続された状態となるターン オン用ゲート抵抗(19)と、

前記ターンオフ用スイッチング素子(20)がオンされ た状態で前記直流電圧源(12)の第2の出力端子(1 2 b) と前記絶縁ゲート型半導体スイッチング素子(l 1)のゲート電極との間に接続された状態となるターン オフ用ゲート抵抗(21)と、

前記絶縁ゲート型半導体スイッチング素子(11)のゲ ート電圧を検出する電圧検出手段(22)と、

ゲート制御タイミング信号に基づいて前記ターンオン用 スイッチング案子(18)及びターンオフ用スイッチン グ素子 (20) を選択的にオンさせるように設けられ、 ターンオン用スイッチング素子(18)をオンさせると きには前記電圧検出手段(22)の検出電圧レベルに応 じて前記直流電圧源(12)の第1の出力端子(12 a) から出力されるオン電圧のレベルを変更する制御を 行うゲート制御手段(23)とを備えたことを特徴とす る半導体スイッチング素子のゲート駆動回路。

【請求項2】 請求項1記載の半導体スイッチング素子 のゲート駆動回路において、

前記ゲート制御手段(23)は、前記ターンオン用スイ ッチング素子(18)をオンさせた状態では、前記電圧 検出手段(22)が検出するゲート電圧が第1の設定値 とこれより高い値の第2の設定値との間にある期間に、 前記直流電圧源(12)の第1の出力端子(12a)か ら出力されるオン電圧のレベルを一時的に低下させる制 御を行うことを特徴とする半導体スイッチング素子のゲ ート駆動回路。

【請求項3】 請求項2記載の半導体スイッチング素子 のゲート駆動回路において、

前記電圧検出手段(22)は、前記絶縁ゲート型半導体 スイッチング素子(11)のゲート電圧変化率がミラー 50

効果により一時的に低下する状態を検出可能に構成さ

前記第2の設定値は、前記電圧検出手段(22)が前記 ゲート電圧変化率の一時的な低下を検出した時点でのゲ ート電圧に設定されることを特徴とする半導体スイッチ ング素子のゲート駆動回路。

【請求項4】 請求項3記載の半導体スイッチング素子 のゲート駆動回路において、

前記電圧検出手段(22)は、前記絶縁ゲート型半導体 スイッチング素子(11)のゲート電圧変化率がミラー 効果により一時的に低下する状態を、そのゲート電圧の 微分値に基づいて検出することを特徴とする半導体スイ ッチング素子のゲート駆動回路。

【請求項5】 請求項1記載の半導体スイッチング素子 のゲート駆動回路において、

前記ゲート制御手段(23)は、前記ターンオン用スイ ッチング素子(18)をオンさせた状態では、前記電圧 検出手段(22)が検出するゲート電圧が第1の設定値 に達した時点から所定の時間だけ前記直流電圧源(l

2)の第1の出力端子(12a)から出力されるオン電 20 圧のレベルを一時的に低下させる制御を行うことを特徴 とする半導体スイッチング素子のゲート駆動回路。

【請求項6】 請求項5記載の半導体スイッチング素子 のゲート駆動回路において、

前記ゲート制御手段(23)は、前記直流電圧源(1 2) の第1の出力端子(12a) から出力されるオン電 圧のレベルを一時的に低下させる制御を、前記絶縁ゲー ト型半導体スイッチング素子(11)に流れる負荷電流 がピーク値に達した後に終了することを特徴とする半導 30 体スイッチング素子のゲート駆動回路。

【請求項7】 請求項2ないし6の何れかに記載の半導 体スイッチング素子のゲート駆動回路において、

前記第1の設定値は、前記絶縁ゲート型半導体スイッチ ング素子(11)のゲートしきい値電圧と等しく設定さ れることを特徴とする半導体スイッチング素子のゲート 駆動回路。

【請求項8】 絶縁ゲート型半導体スイッチング素子 (11)のためのゲート駆動回路において、

前記絶縁ゲート型半導体スイッチング素子(11)をタ ーンオンさせるときにオンされるターンオン用スイッチ ング素子(18)と、

前記絶縁ゲート型半導体スイッチング素子(11)をタ ーンオフさせるときにオンされるターンオフ用スイッチ ング素子(20)と、

前記絶縁ゲート型半導体スイッチング素子(11)のゲ ート電極にオン電圧を供給するための第1の出力端子 (12a)及び当該ゲート電極にオフ電圧を供給するた めの第2の出力端子(12b)を有し、少なくとも第1 の出力端子(12a)から出力されるオン電圧のレベル

を変更可能に構成された直流電圧源(12)と、

3

・ 前記ターンオン用スイッチング素子(18)がオンされ た状態で前記直流電圧源(12)の第1の出力端子(1 2 a) と前記絶縁ゲート型半導体スイッチング素子(1 1)のゲート電極との間に接続された状態となるターン オン用ゲート抵抗(19)と、

前記ターンオフ用スイッチング素子(20)がオンされ た状態で前記直流電圧源(12)の第2の出力端子(1 2 b) と前記絶縁ゲート型半導体スイッチング素子(! 1)のゲート電極との間に接続された状態となるターン オフ用ゲート抵抗(21)と、

ゲート制御タイミング信号に基づいて前記ターンオン用 スイッチング素子(18)及びターンオフ用スイッチン グ素子(20)を選択的にオンさせるように設けられ、 ターンオン用スイッチング素子(18)をオンさせたと きには、そのオン時点から所定時間が経過した後に前記 直流電圧源(12)の第1の出力端子(12a)から出 力されるオン電圧のレベルを所定期間だけ変更する制御 を行うゲート制御手段(25)とを備えたことを特徴と する半導体スイッチング素子のゲート駆動回路。

【請求項9】 請求項8記載の半導体スイッチング素子 のゲート駆動回路において、

前記ゲート制御手段(25)は、前記ターンオン用スイ ッチング素子(18)をオンさせた状態では、そのオン 時点から所定時間が経過した後の所定期間に、前記直流 電圧源(12)の第1の出力端子(12a)から出力さ れるオン電圧のレベルを一時的に低下させる制御を行う ことを特徴とする半導体スイッチング素子のゲート駆動

【請求項10】 前記直流電圧源(12)は、 前記オン電圧発生用の複数個の電圧源(13、14)

これらの電圧源(13、14)を選択的に有効化するこ とにより前記第1の出力端子(12a)から出力される オン電圧のレベルを切換える電圧切換用スイッチング素 子(16、17)とを備えたものであることを特徴とす る請求項 1 ないし 9 の何れかに記載の半導体スイッチン グ素子のゲート駆動回路。

【請求項1!】 請求項10記載の半導体スイッチング 素子のゲート駆動回路において、

前記オン電圧発生用の複数個の電圧源(13、14)は 40 互いに出力電圧レベルが異なる状態とされ、

前記電圧切換用スイッチング素子(16、17)は、前 記複数個の電圧源(13、14)のうちの一つを前記第 lの出力端子(l2a)に接続することにより前記オン 電圧のレベルを切換えることを特徴とする半導体スイッ チング素子のゲート駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、IGBTやMOS FETなどのような絶縁ゲート型半導体スイッチング素 50 グ信号に基づいてターンオン用スイッチング素子(1

子のためのゲート駆動回路に関する。

[0002]

【発明が解決しようとする課題】図5には、交流電動機 を可変速駆動するためのインバータ装置の基本的な回路 構成例が示されている。この図5において、インバータ 主回路 | は、例えば | GBTよりなる合計 6 個の半導体 スイッチング素子2a~2fを三相ブリッジ接続して構 成されるものであり、平滑コンデンサ3を通じて与えら れる直流電源4の出力をスイッチングすることにより可 10 変電圧・可変周波数の交流出力を発生して交流電動機 5 に供給する。これら半導体スイッチング素子 2 a~2 f は、ゲート制御回路6からのゲート制御信号により所定 モードでオンオフ制御されるようになっており、また、 各半導体スイッチング素子2a~2fには、それぞれと 並列に環流ダイオードフa~フェが接続される。

【0003】このような回路構成において、例えば図5 中に矢印Aで示す方向に電流が流れている状態(半導体 スイッチング素子2a、2dがオンされた状態)から、 矢印Bで示す方向に電流を流す状態に切り換えるため に、半導体スイッチング素子 2 a、 2 dをオフ状態に切 り換えると共に、半導体スイッチング素子 2 b 、 2 e を オン状態に切換えるときには、半導体スイッチング素子 2 b、 2 e 及び環流ダイオード 7 a、 7 d に急激に電流 が流れる現象が発生する。ところが、このように急激に 流れる電流は、電流サージ及びノイズの発生やスイッチ ング損失の増大の原因になり、また、場合によっては半 導体スイッチング素子或いは環流ダイオードの破壊や劣 化の原因になる。

【0004】一方、例えば特開平10-23743号公 30 報には、IGBT素子のスイッチング時における電圧サ ージの抑制及びスイッチング損失の低減を図ることを目 的として、IGBT素子にゲート電圧を与えるための駆 動用電圧源を複数個(例えば2個)設けると共に、IG BT素子のターンオフ時において、それら駆動用電圧源 を切換える切り換え手段を設ける構成とした半導体素子 の駆動回路が開示されている。但し、この半導体素子の 駆動回路は、半導体素子のターンオフ時にのみ機能する 構成のものであるため、図 5 のような回路構成で発生す る前述した問題点に対処することはできない。

【0005】本発明は上記事情に鑑みてなされたもので あり、その目的は、絶縁ゲート型半導体スイッチング素 子のターンオン時における電流サージ及びノイズの発生 を抑制しつつ、スイッチング損失を低減できると共に、 その素子寿命を延ばすことが可能になる半導体スイッチ ング素子のゲート駆動回路を提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するため に請求項!に記載した手段を採用できる。この手段によ れば、ゲート制御手段(23)が、ゲート制御タイミン 8) 及びターンオフ用スイッチング素子(20)を選択的にオンさせるようになり、ターンオン用スイッチング素子(18)がオンされたときには、直流電圧源(12)の第1の出力端子(12a)と絶縁ゲート型半導体スイッチング素子(11)のゲート電極との間がターンオン用ゲート抵抗(19)を介して接続された状態となり、当該半導体スイッチング素子(11)がゲート電極にオン電圧を受けてターンオンされる。また、ターンオフ用スイッチング素子(20)がオンされたときには、直流電圧源(12)の第2の出力端子(12b)と絶縁で一ト型半導体スイッチング素子(11)のゲート電極との間がターンオフ用ゲート抵抗(21)を介して接続された状態となり、当該半導体スイッチング素子(11)がゲート電極にオフ電圧を受けてターンオフされる。

【0007】この場合、ゲート制御手段(23)は、特 に、ターンオン用スイッチング素子(18)をオンさせ るときには、電圧検出手段(22)が検出した絶縁ゲー ト型半導体スイッチング素子(11)のゲート電圧のレ ベルに応じて前記直流電圧源(12)の第1の出力端子 (12a) から出力されるオン電圧のレベルを変更する 制御を行うようになる。従って、例えば、絶縁ゲート型 半導体スイッチング素子(11)をターンオンさせる過 程で所定期間だけゲート電圧レベルを低い状態に切換え るという制御が可能になり、このような制御が行われた 場合には、上記半導体スイッチング素子(1 1)のゲー ト容量に流れる充電電流が制限される。この結果、上記 期間においては、半導体スイッチング素子(11)のゲ ート電圧の上昇が抑えられるため、その半導体スイッチ ング素子(11)に流れる負荷電流のdi/dt(つま り、立上がり速度)が緩やかになる。これにより、絶縁 ゲート型半導体スイッチング素子(11)のターンオン 時において負荷電流が急激に流れることがなくなるか ら、電流サージ及びノイズの発生を抑制しつつ、そのス イッチング損失を低減できると共に、当該半導体スイッ チング素子(11)の寿命を延ばす上で有益となる。 【0008】請求項2記載の手段によれば、ゲート制御 手段(23)は、ターンオン用スイッチング素子(1 8)をオンさせたときに、電圧検出手段(22)により 検出される絶縁ゲート型半導体スイッチング素子(1 1) のゲート電圧のレベルが第1の設定値及び第2の設 定値の間にある期間だけ、その半導体スイッチング素子 (11) のゲート電極に供給されるオン電圧のレベルを 一時的に低下させる制御を行うようになる。このため、 上記期間において、絶縁ゲート型半導体スイッチング素 子(11)のゲート電圧の上昇が抑えられるようにな る。また、その半導体スイッチング素子(11)をター ンオンさせるときにゲート電圧レベルを低い状態に切換 える制御を、予め設定された期間だけ確実に行い得るよ

うになる。

【0009】請求項3及び4記載の各手段によれば、絶縁ケート型半導体スイッチング素子(11)のゲート電圧が第2の設定値に達したか否かの検出を、その半導体スイッチング素子(11)のターンオン過程においてゲート電圧若しくはゲート電圧変化率がミラー効果により一時的に低下した時点でのゲート電圧を検出することにより容易に行うことができる。

【0010】請求項5記載の手段によれば、ゲート制御手段(23)は、ターンオン用スイッチング素子(18)をオンさせたときに、電圧検出手段(22)により検出される絶縁ゲート型半導体スイッチング素子(11)のゲート電圧のレベルが第1の設定値に達した時点から所定の時間だけ、その半導体スイッチング素子(11)のゲート電極に供給されるオン電圧のレベルを一時的に低下させる制御を行うようになる。このため、絶縁ゲート型半導体スイッチング素子(11)をターンオンさせるときにゲート電圧レベルを低い状態に切換える制御を、予め設定された期間だけ確実に行い得るようになる。

【0011】請求項6記載の手段によれば、ゲート制御手段(23)は、ターンオン用スイッチング素子(18)をオンさせた場合において、絶縁ゲート型半導体スイッチング素子(11)のゲート電極に供給されるオン電圧のレベルを一時的に低下させる制御を、その半導体スイッチング素子(11)に流れる負荷電流がピーク値に達した後に終了する構成となっているから、サージの発生を効果的に抑制できるようになる。

【0012】請求項7記載の手段によれば、絶縁ゲート型半導体スイッチング素子(11)のゲート電極に供給するオン電圧のレベルを一時的に低下させる制御が、その半導体スイッチング素子(11)のゲート電圧がゲートしきい値電圧に上昇したとき、つまり半導体スイッチング素子(11)に負荷電流が流れ始めたときに始めて行われるから、その負荷電流が流れ始める時点を正確に捉えることができる。このため、絶縁ゲート型半導体スイッチング素子(11)のターンオン時において負荷電流が急激に流れる事態を確実に防止することが可能になる。

【0013】請求項8記載の手段によれば、ゲート制御 40 手段(25)が、ゲート制御タイミング信号に基づいて ターンオン用スイッチング素子(18)及びターンオフ 用スイッチング素子(20)を選択的にオンさせるよう になり、ターンオン用スイッチング素子(18)がオンされたときには、直流電圧源(12)の第1の出力端子(12a)と絶縁ゲート型半導体スイッチング素子(11)のゲート電極との間がターンオン用ゲート抵抗(19)を介して接続された状態となり、当該半導体スイッチング素子(11)がゲート電極にオン電圧を受けてターンオンされる。また、ターンオフ用スイッチング素子(20)がオンされたときには、直流電圧源(12)の

第2の出力端子(12b)と絶縁ゲート型半導体スイッ チング素子(11)のゲート電極との間がターンオフ用 ゲート抵抗(21)を介して接続された状態となり、当 該半導体スイッチング素子(11)がゲート電極にオフ 電圧を受けてターンオフされる。

【0014】この場合、ゲート制御手段(25)は、特 に、ターンオン用スイッチング素子(18)をオンさせ るときには、そのオン時点から所定時間が経過した後に 前記直流電圧源(12)の第1の出力端子(12a)か ら出力されるオン電圧のレベルを所定期間だけ変更する 制御を行うようになる。従って、例えば、絶縁ゲート型 半導体スイッチング素子(11)をターンオンさせると きに所定期間だけそのゲート電圧レベルを低い状態に切 換えるという制御が可能になり、このような制御が行わ れた場合には、上記半導体スイッチング素子(!!)の ゲート容量に流れる充電電流が制限される。この結果、 上記期間においては、半導体スイッチング素子(11) のゲート電圧の上昇が抑えられるため、これに流れる負 荷電流のdi/dt (つまり、立上がり速度) が緩やか になる。これにより、絶縁ゲート型半導体スイッチング 素子(11)のターンオン時において負荷電流が急激に 流れることがなくなるから、電流サージ及びノイズの発 生を抑制しつつ、そのスイッチング損失を低減できると 共に、当該半導体スイッチング素子(11)の寿命を延 ばす上で有益となる。また、オン電圧のレベル変更制御 を時間制御のみで行う構成であるから、全体の回路構成 を簡単化できる。

【0015】請求項9記載の手段によれば、ゲート制御 手段(25)は、ターンオン用スイッチング素子(1 8)をオンさせたときに、そのオン時点から所定時間が 30 経過した後の所定期間だけ、絶縁ゲート型半導体スイッ チング素子(11)のゲート電極に供給されるオン電圧 のレベルを一時的に低下させる制御を行うようになる。 このため、上記期間において、半導体スイッチング素子 (11) のゲート電圧の上昇が抑えられるようになる。 【0016】請求項!0及び11記載の各手段によれ ば、電圧切換用スイッチング素子(16、17)を制御 することによって、第1の出力端子(12a)から出力 されるオン電圧のレベルを容易に変更できるようにな る。

[0 0 1 7]

【発明の実施の形態】 (第1の実施の形態) 以下、本発 明の第1実施例について図1ないし図3を参照しながら 説明する。全体の電気的構成を示す図lにおいて、IG BTllは、ゲート電極に印加するゲート電圧によって コレクタ・エミッタ間の導通状態が制御される絶縁ゲー ト型半導体スイッチング素子であり、図ではゲート・コ レクタ間容量Cgc及びゲート・エミッタ間容量Cgeを等 価回路的に示している。

【0018】直流電圧源12は、IGBT11をターン 50 える構成となっている。

オンさせるための正極性のオン電圧及びターンオフさせ るための負極性のオフ電圧を発生するためのもので、オ ン電圧出力用の第1の出力端子12aと、オフ電圧出力 用の第2の出力端子12bとを有する。この場合、直流 電圧源12は、第1の出力端子12aから出力するオン 電圧のレベルを2段階に変更可能に構成されたもので、 例えば図2に示すような回路構成とされている。

【0019】即ち、図2において、直流電圧源12は、 3個の電圧源13、14及び15と、一方のみが選択的 10 にオンされる電圧切換用スイッチング素子 1 6 及び 1 7 とを備えており、少なくとも電圧源 13及び 14は、そ の出力電圧レベルが互いに異なった状態とされている。 そして、それら電圧源13及び14は、各正極側端子が 電圧切換用スイッチング素子16及び17を個別に介し て第1の出力端子12aに接続され、各負極側端子がグ ランド端子に接続される。また、電圧源 | 5 は、負極側 端子が第2の出力端子12bに接続され、正極側端子が グランド端子に接続される。尚、上記各スイッチング素 子13及び15は、半導体スイッチング素子(FET、 バィポーラトランジスタなど) により構成されるもので

【0020】このように構成された直流電圧源12にあ っては、例えば、各電圧源13、14、15の端子間電 圧をそれぞれV13、V14、V15 (V13>V14) とした場 合、第1の出力端子12aからは、電圧切換用スイッチ ング素子16及び17のオン状態に応じて正極性のオン 電圧+V13及び+V14の何れか一方が出力され、第2の 出力端子 1 2 b からは、負極性のオフ電圧 - V 15が出力 されることになる。

【0021】図1に翻って、直流電圧源12の第1の出 力端子12aとIGBT11のゲート電極との間には、 ターンオン用スイッチング素子 18、ターンオン用ゲー ト抵抗し9が直列に接続され、直流電圧源12の第2の 出力端子 12 b と 1 G B T 1 1 のゲート電極との間に は、ターンオフ用スイッチング素子20、ターンオフ用 ゲート抵抗 2 1 が直列に接続される。尚、上記各スイッ チング素子18及び20も、半導体スイッチング素子 (FET、バイポーラトランジスタなど) により構成さ れるものである。また、ターンオン用ゲート抵抗し9及 40 びターンオフ用ゲート抵抗21は、これらを1つの抵抗 で兼用することも可能である。

【0022】ゲート電圧検出回路22(本発明でいう電 圧検出手段に相当)は、IGBTIIのゲート電圧を検 出するために設けられており、その検出電圧を制御回路 23 (本発明でいうゲート制御手段に相当) に与える構 成となっている。ゲート信号発生回路24は、1GBT 11のオンオフ状態を制御するためのゲート制御タイミ ング信号を予め決められたモードで発生するものであ り、そのゲート制御タイミング信号を制御回路 2 3 に与 【0023】制御回路23は、ゲート信号発生回路24からのゲートタイミング信号に基づいて前記ターンオン用スイッチング素子18及びターンオフ用スイッチング素子20を選択的にオンさせると共に、特にターンオン用スイッチング素子18をオンさせるときには、前記ゲート電圧検出回路22の検出電圧レベルに基づいて前記直流電圧源12内の電圧切換用スイッチング素子16及び17の何れか一方を選択的にオンさせることにより、直流電圧源12の第1の出力端子12aから出力されるオン電圧のレベルを変更する制御を行う構成となってい 10る。

【0024】以下においては、上記制御回路23による制御内容の具体例並びその制御に関連した作用について、図3の特性曲線も参照しながら説明する。尚、この図3は、IGBT11のゲート電圧Vge、コレクタ・エミッタ間電圧Vce、コレクタ電流Ic(負荷電流)の変化特性を概略的に示すものである。

【0025】制御回路23は、ゲート信号発生回路24からのゲート制御タイミング信号がIGBT11のオンを指令するものであった場合には、ターンオン用スイッチング素子18をオンさせる。このとき、直流電圧源12内の電圧切換用スイッチング素子16は予めオンされている。このため、直流電圧源12の第1の出力端子12aから、電圧源13の端子電圧に対応したオン電圧(=+V13)が出力されるようになり、そのオン電圧が、IGBT11のゲート電極に対しターンオン用ゲート抵抗19を介して印加開始される(図3のタイミングt1)。このようなオン電圧の印加に応じてゲート電圧VgeがIGBT11のゲートしきい値電圧Vth以上になると(タイミングt2)、コレクタ電流Icが流れ始めると共に、コレクタエミッタ電圧Vceが低下し始めるようになる。

【0026】この後、制御回路23は、ゲート電圧Vge が予め設定された第1の設定値Vslに達した時点(タイミングt3)をゲート電圧検出回路22による検出電圧に基づいて判断し、直流電圧源12内の電圧切換用スイッチング素子16をオフすると共に、電圧切換用スイッチング素子17をオンさせる。これにより、直流電圧源12の第1の出力端子12aから、電圧源14の端子電圧に対応したオン電圧(=+V14<+V13)が出力されるようになり、1GBT11のゲート電極に印加されるオン電圧のレベルが低下された状態に切換えられる。

【0027】このようなオン電圧の切換後において、制御回路23は、ゲート電圧Vgeが予め設定された第2の設定値Vs2に達した時点(タイミングt4)をゲート電圧検出回路22による検出電圧に基づいて判断する。この場合、上記第2の設定値Vs2は、絶対的な値として設定することもできるが、IGBT11をターンオンさせるときにそのゲート電圧Vgeの変化率がミラー効果により一時的に低下した状態をゲート電圧検出回路22によ50

る検出電圧に基づいて検出し、このような検出状態となったときにゲート電圧Vgeが第2の設定値Vs2に達したものと判断する構成とすることもできる。

【0028】そして、制御回路23は、ゲート電圧Vge が第2の設定値Vs2に達したと判断したときには、直流 電圧源 | 2内の電圧切換用スイッチング素子 | 6をオン した状態に復帰させ、その第1の出力端子12aから、 電圧源 13の端子電圧に対応したオン電圧 (= V13) が 出力されるように切換える。これにより、IGBTII のゲート電極に印加されるオン電圧のレベルが低下され た状態から元の状態に復帰されるものであり、最終的に 【GBT11が完全にターンオンされた状態(コレクタ ・エミッタ間電圧Vceが実質的に零の状態)とされる。 【0029】この後に、制御回路23にあっては、ゲー ト信号発生回路24からIGBTIlのオフを指令する ゲート制御タイミング信号が入力された場合に、ターン オン用スイッチング素子18に代えてターンオフ用スイ ッチング素子20をオンさせる。このため、直流電圧源 12の第2の出力端子12aから、負極性のオフ電圧 (=-Vl5) が出力されるようになり、そのオフ電圧 が、1GBT11のゲート電極に対しターンオフ用ゲー ト抵抗21を介して印加開始される(図3のタイミング t 5)。このようなオフ電圧の印加に応じて、IGBT 11が最終的にターンオフされるようになる。

【0030】要するに、上記した本実施例の構成によれ ば以下に述べるような効果を奏するものである。即ち、 IGBTIIをターンオンする際に、所定期間だけその ゲート電圧レベルを低い状態に切換えるという制御が行 われるから、そのIGBTIIのゲート・エミッタ間容 量Cgeに流れる充電電流が制限される。この結果、上記 30 のようにゲート電圧レベルが切換えられた期間において は、IGBTllのゲート電圧Vgeの上昇が抑えられる ため、その1GBT11に流れるコレクタ電流1c(負 荷電流)のdi/dt(つまり、立上がり速度)が緩や かになる。これにより、IGBTIIのターンオン時に おいてコレクタ電流【cが急激に流れることがなくなる から、電流サージ及びノイズの発生を抑制しつつ、その スイッチング損失を低減できると共に、IGBTilの 破壊や劣化を防止できて、その寿命を延ばす上で有益と なる。尚、IGBTIIに付随して環流ダイオードが設 けられる場合には、その環流ダイオードの破壊や劣化も 防止できることになる。

【0031】また、上記のように【GBT11をターンオンさせるときに、そのゲート電圧Vgeのレベルを低い状態に切換える制御を、ゲート電圧検出回路22の検出電圧と予め設定された第1の設定値Vs1及び第2の設定値Vs2に基づいて行う構成となっているから、当該制御を所定期間だけ確実に行い得るようになる。この場合、第2の設定値VS2は、例えば【GBT11のターンオン過程においてゲート電圧Vgeの変化率がミラー効果によ

11

り一時的に低下した時点でのゲート電圧Vgeに設定されているから、ゲート電圧Vgeが第2の設定値Vs2に達したか否かの検出を容易に行うことができる。

【0032】 IGBT11のゲートに印加するオン電圧を発生するための直流電圧源12は、オン電圧発生用の複数個の電圧源13、14と、これら電圧源13、14を選択的に有効化することにより第1の出力端子12aから出力されるオン電圧のレベルを切換える電圧切換用スイッチング素子16、17とを備えた構成とされているから、当該電圧切換用スイッチング素子16、17を制御することによって、当該オン電圧のレベルを容易に変更できるようになる。

【0033】(第2の実施の形態)図4には本発明の第2実施例が示されており、以下これについて前記第1実施例と異なる部分のみ説明する。即ち、この第2実施例では、第1実施例におけるゲート電圧検出回路22(図1参照)を省略すると共に、同実施例における制御回路23に代えて制御回路25(本発明でいうゲート制御手段に相当)を設ける構成としたものである。この制御回路25は、ゲート信号発生回路24からのゲートタイミング信号に基づいて前記ターンオン用スイッチング素子18及びターンオフ用スイッチング素子20を選択的にオンさせると共に、特にターンオン用スイッチング素子18をオンさせたときには、そのオン時点から所定時間が経過した後に直流電圧源12の第1の出力端子12aから出力されるオン電圧のレベルを所定期間だけ低下させる制御を行う構成となっている。

【0034】このようにオン電圧のレベルを所定期間だけ低下させる制御は、直流電圧源 12内の電圧切換用スイッチング素子 16、17(図2参照)のオン状態を時系列的に切換えることにより行われるものである。具体的には、ターンオン用スイッチング素子 18のオン時点において既にオンされている電圧切換用スイッチング素子 16によってオン電圧 + V13を出力し、その後に所定時間が経過した時点で電圧切換用スイッチング素子 16に代えて電圧切換用スイッチング素子 16をオンしてオン電圧 + V14を出力し、さらに、その後に所定時間が経過したときに電圧切換用スイッチング素子 16をオンした状態に復帰させてオン電圧 + V13を出力した状態とするものである。

【0035】このように構成した第2実施例によっても第1実施例と同様の効果を奏し得るものであり、特に、この第2実施例によれば、オン電圧のレベル変更制御を時間制御のみで行う構成であるから、ゲート電圧検出回路22が不要になるなど、全体の回路構成の簡単化を実現できるようになる。

【0036】 (その他の実施の形態) その他、本発明は 上記した各実施例に限定されるものではなく、次のよう な変形または拡張が可能である。第1実施例では、制御 回路23は、直流電圧源12の第1の出力端子12aか 50

ら出力されるオン電圧のレベルを一時的に低下させる制御を、ゲート電圧検出回路 2 2 が検出するゲート電圧 Vgeが第1の設定値 Vs1と第2の設定値 Vs2との間にある期間において行う構成となっているが、ゲート電圧検出回路 2 2 が検出するゲート電圧 Vgeが第1の設定値 Vs1に達した時点から所定の時間だけ上記オン電圧のレベルを一時的に低下させる制御を行う構成とすることもできる。この構成によれば、IGBT11をターンオンさせるときにゲート電圧レベルを低い状態に切換える制御を、予め設定された期間だけ確実に行い得るようになる

【0037】また、第1及び第2の各実施例において、 直流電圧源12の第1の出力端子12aから出力される オン電圧のレベルを一時的に低下させる制御を、IGB T11に流れる負荷電流(コレクタ電流Ic)がピーク 値に達した後に終了する構成としても良く、この構成に よれば、サージの発生を効果的に抑制できるようにな る。

【0038】第1実施例において、第1の設定値Vslを、IGBT11のゲートしきい値電圧Vthと等しい値に設定する構成としても良く、この構成によれば、IGBT11のゲート電極に供給するオン電圧のレベルを一時的に低下させる制御が、そのIGBT11のゲートしきい値電圧Vthに上昇したとき、つまりIGBT11に負荷電流(コレクタ電流Ic)が流れ始めたときに始めて行われるから、その負荷電流が流れ始める時点を正確に捉えることができるようになる。この結果、IGBT11のターンオン時において負荷電流が急激に流れる事態を確実に防止することが可能になる。

【0039】第1実施例においては、1GBT11のゲート電圧Vgeの変化率がミラー効果により一時的に低下する状態の検出を、ゲート電圧検出回路22による検出電圧に基づいて行う構成を一例として挙げたが、その検出電圧(IGBT11のゲート電圧)の微分値に基づいて行う構成としても良い。

【0040】直流電圧源 12の構成は上記した実施例に限られるものではなく、例えば、複数個の電圧源の直並列状態を電圧切換用スイッチング素子により選択することによって、第1の出力端子 12aから出力されるオン電圧のレベルを切換える構成としても良い。また、直流電圧源 12の第2の出力端子 12bから出力されるオフ電圧はグランド電位レベルのものであっても良く、この場合には直流電圧源 12内の電圧源 15を不要にできる。 [GBT以外の絶縁ゲート型半導体スイッチング素子(例えばMOSFET)の駆動回路にも適用できることは勿論である。

【図面の簡単な説明】

【図1】本発明の第1実施例を示す電気的構成図

【図2】要部の回路図

【図3】作用説明用の特性曲線図

【図4】本発明の第2実施例を示す図1相当図

【図5】従来構成を説明するためのインバータ装置の回 路構成図


13

【符号の説明】

l l は I GBT(絶縁ゲート型半導体スイッチング素 子)、12は直流電圧源、12,aは第1の出力端子、1 2bは第2の出力端子、13~15は電圧源、16、1 7は電圧切換用スイッチング素子、18はターンオン用 スイッチング素子、19はターンオン用ゲート抵抗、2 0はターンオフ用スイッチング素子、21はターンオフ 用ゲート抵抗、22はゲート電圧検出回路(電圧検出手 段)、23、25は制御回路(ゲート制御手段)を示

【図】】


(8)




18:ターンオン用スイッチング業子 20: ターンオフ用スイッチング素子

[図3] V 13 Vs2 Įσ t 1 | t 3






【図4】



【図5】



フロントページの続き

F ターム(参考) 5H740 BA12 BB05 BB08 BB10 BC01 BC02 JA01 KK01 LL01 MM01 5J055 AX12 AX26 AX32 AX55 AX56 AX64 BX16 CX07 CX08 CX10 DX09 DX22 DX52 EX23 EY01 EY17 EY21 FX05 FX31 GX01 GX02 GX06

13


【図4】本発明の第2実施例を示す図1相当図

【図 5】従来構成を説明するためのインバータ装置の回 路構成図

【符号の説明】

l l は I G B T (絶縁ゲート型半導体スイッチング素 子)、12は直流電圧源、12aは第1の出力端子、1 2bは第2の出力端子、13~15は電圧源、16、1 7 は電圧切換用スイッチング素子、18はターンオン用 スイッチング素子、19はターンオン用ゲート抵抗、2 0 はターンオフ用スイッチング素子、2 1 はターンオフ 用ゲート抵抗、22はゲート電圧検出回路(電圧検出手 段)、23、25は制御回路(ゲート制御手段)を示 す。

【図1】




18:ターンオン用スイッチング業子 20: ターンオフ用スイッチング素子


V 13 V s2 -Vce I,c

[図3]






【図4】



【図5】



フロントページの続き

F ターム(参考) 5H740 BA12 BB05 BB08 BB10 BC01 BC02 JA01 KK01 LL01 MM01 5J055 AX12 AX26 AX32 AX55 AX56 AX64 BX16 CX07 CX08 CX10 DX09 DX22 DX52 EX23 EY01 EY17 EY21 FX05 FX31 GX01 GX02 GX06